1. 学习路线
能带 → 电子/空穴 → 本征半导体 → 掺杂 → 费米能级
→ 漂移/扩散 → PN结 → MOS电容 → MOSFET
→ 短沟道效应 → FinFET → GAA/Nanosheet
其中最关键的转折点是 MOS Capacitor → MOSFET。
2. 从原子能级到能带
大量 Si 原子形成晶体后,彼此接近的离散原子能级形成能带。
- $E_C$:导带底
- $E_V$:价带顶
- $E_g$:禁带宽度
$$ E_g=E_C-E_V $$
Si 室温禁带宽度约:
$$ E_g\approx1.12\ \mathrm{eV} $$
Energy ↑
──────────── EC
Conduction Band
↑
│ Eg
↓
──────────── EV
Valence Band
3. 电子与空穴
电子获得足够能量后可以从价带跃迁到导带:
$$ E\ge E_g $$
从而产生一个电子-空穴对:
$$ \boxed{\text{electron + hole}} $$
价带中缺失的电子位置可以通过邻近电子不断填补,因此宏观上这个空位表现得像一个可运动的正电载流子,即 hole。
4. 本征半导体
纯净、无人工掺杂的半导体称为本征半导体:
$$ n=p=n_i $$
室温 Si 的本征载流子浓度约为:
$$ n_i\sim10^{10}\ \mathrm{cm^{-3}} $$
而 Si 原子密度约为 $5\times10^{22}\ \mathrm{cm^{-3}}$,因此纯 Si 中自由载流子的比例很低。
5. 掺杂 Doping
5.1 n 型
P、As 等五价元素可以作为 donor,为 Si 提供额外电子:
Si + P / As → Donor → n-type → Electron Majority Carrier
5.2 p 型
B 等三价元素作为 acceptor,容易形成空穴:
Si + B → Acceptor → p-type → Hole Majority Carrier
核心记忆:
Donor 给电子,Acceptor 产生空穴。
6. 费米能级 Fermi Level
费米能级记为 $E_F$。现阶段可以理解为描述电子占据能态倾向的重要能量基准。
本征 Si 中,$E_F$ 通常位于禁带中部附近。
n 型掺杂后:
$$ \boxed{E_F\rightarrow E_C} $$
p 型掺杂后:
$$ \boxed{E_F\rightarrow E_V} $$
7. 费米能级与载流子浓度
非简并情况下:
$$ n=N_C\exp\left(-\frac{E_C-E_F}{kT}\right) $$
$$ p=N_V\exp\left(-\frac{E_F-E_V}{kT}\right) $$
因此:
Donor Doping → EF 向 EC 移动 → n ↑
Acceptor Doping → EF 向 EV 移动 → p ↑
8. 掺杂为什么改变电阻率
电导率:
$$ \boxed{\sigma=q(n\mu_n+p\mu_p)} $$
电阻率:
$$ \rho=\frac{1}{\sigma} $$
因此 donor 浓度增加通常会导致:
Donor Concentration ↑
↓
Electron Concentration ↑
↓
Conductivity ↑
↓
Resistivity ↓
本阶段最重要的物理链:
$$ \boxed{\text{Doping}\rightarrow E_F\rightarrow n,p\rightarrow\sigma} $$
9. 从器件物理连接到制造工艺
简化 NMOS:
Gate
│
┌───────┐
──────────┴───────┴──────────
n+ n+
Source Drain
p-Si
制造 Source / Drain 等掺杂区域需要 Ion Implantation。
Implant Energy → 注入深度
Implant Dose → 注入总量/浓度
一句话:
Energy 管深浅,Dose 管多少。
如果读者做电子光学相关的,研究电子与材料相互作用方向,会很深刻地理解高能电子在材料中的横冲直撞这个过程,很直观,劲儿大跑得远,人多干得快。
10. 为什么 Implantation 后需要 RTP
高能离子注入会产生晶格损伤,而且掺杂原子未必位于有效的 substitutional site。
这种损伤一般都对表面影响非常严重,有的甚至能够改变表面的材料组成,比如一个SiO2表面,由于O很轻,会更容易被打出表面,材料表面会形成$Ion^+$的电荷区以及$Si/O > 1/2$的组成,这一步也会很明显的破坏材料表面的平整度。
Ion Implantation
↓
Lattice Damage + Inactive Dopants
↓
RTP / RTA
↓
Damage Recovery + Dopant Activation
但过高温度或过长时间会增强 dopant diffusion,因此需要寻找合适的 Process Window。
11. 器件物理与工艺对应
| 器件/物理概念 | 对应制造问题 |
|---|---|
| n-type / p-type | 掺什么杂质 |
| Carrier concentration | Implant Dose |
| Junction depth | Implant Energy + Annealing |
| Dopant activation | RTP / RTA |
| Dopant diffusion | Thermal Budget |
| Source / Drain | Implantation |
| Channel | Doping + Gate Control |
| Gate dielectric | Oxidation / ALD |
| Gate structure | Deposition + Lithography + Etch |
12. 本阶段必须吃透的五个概念
① Energy Band
↓
② Electron / Hole
↓
③ Intrinsic Semiconductor
↓
④ Doping
↓
⑤ Fermi Level
最终能够独立解释:
$$ \boxed{\text{Doping}\rightarrow E_F\rightarrow n,p\rightarrow\sigma} $$
13. 后续课程
- 漂移与扩散:Electric Field、Mobility、Diffusion、Einstein Relation、Current Density
- PN Junction:Depletion Region、Built-in Field/Potential、正偏与反偏、Band Bending
- MOS Capacitor:Accumulation、Depletion、Inversion、Surface Potential
- MOSFET:Channel Formation、Threshold Voltage、Linear/Saturation Region
- Short Channel Effects:DIBL、Leakage、Electrostatic Control
- FinFET:为什么需要增强 Gate 对 Channel 的控制
- GAA / Nanosheet:进一步强化 Gate Control,并连接 ALD、EPI、Etch、EUV 等先进工艺
14. 第一阶段自测
完成本节后,应能不查资料回答:
- 什么是导带、价带和禁带?
- Si 室温禁带宽度约是多少?
- Electron-hole pair 如何产生?
- Hole 为什么可以作为载流子?
- 什么是本征半导体?
- 为什么 P / As 形成 n 型 Si?
- 为什么 B 形成 p 型 Si?
- n 型和 p 型的多数载流子分别是什么?
- n 型、p 型掺杂后费米能级分别向哪里移动?
- 为什么费米能级靠近导带意味着电子浓度增加?
- 掺杂为什么能够改变 Si 电阻率?
- Implant Energy 和 Dose 分别控制什么?
- 为什么 Ion Implantation 后需要 RTP?
15. 一页速记
Semiconductor
│
┌────────────┴────────────┐
│ │
Electron Hole
│ │
n-type p-type
│ │
P / As Donor B Acceptor
│ │
EF → EC EF → EV
│ │
n ↑ p ↑
└────────────┬────────────┘
│
▼
σ = q(nμn + pμp)
│
▼
Electrical Property
│
▼
Device Behavior
半导体器件能够被制造和控制,本质上在于我们能够通过掺杂、电场和材料结构,精确控制电子与空穴的空间分布和输运。
还没有公开评论。