1. 总体知识地图

半导体制造可以先抽象成四件事：

  • 图形化：决定在哪里加工，对应 Lithography。
  • 加材料：沉积所需材料，对应 PVD / CVD / ALD / EPI。
  • 去材料：选择性移除材料，对应 Etch / CMP。
  • 改材料：改变掺杂或晶体状态，对应 Ion Implantation / RTP。

器件基础则从 PN、MOS、MOSFET 一路延伸到 FinFET、GAA。学习任何工艺时，都要追问它为什么被器件结构所需要。

2. 模块一：半导体物理与器件

必须掌握

  • 导带底 $E_C$、价带顶 $E_V$、费米能级 $E_F$、禁带宽度 $E_g$
  • n 型 / p 型半导体
  • donor / acceptor
  • electron / hole
  • carrier concentration、mobility、conductivity
  • PN junction 与 depletion region
  • MOS capacitor
  • accumulation / depletion / inversion
  • MOSFET、threshold voltage、short-channel effect、DIBL
  • Planar MOSFET → FinFET → GAA / Nanosheet

电导率：

$$ \sigma=q(n\mu_n+p\mu_p) $$

学习目标

能解释"我们到底在制造什么"，并理解先进器件三维化为什么会提高刻蚀、沉积、CD 和界面控制难度。

3. 模块二：光刻 Lithography

基本流程

Wafer
 ↓
Photoresist coating
 ↓
Soft bake
 ↓
Exposure
 ↓
PEB
 ↓
Development
 ↓
Pattern

核心概念

  • Positive / Negative Photoresist
  • Resolution
  • CD
  • Overlay
  • Focus
  • Exposure Dose
  • DOF
  • DUV / EUV

Rayleigh 分辨率：

$$ R=k_1\frac{\lambda}{NA} $$

景深近似：

$$ DOF\propto\frac{\lambda}{NA^2} $$

因此减小波长、增大 NA 有利于获得更小 feature，但提高 NA 会牺牲一定 DOF。

学习目标

能回答：为什么发展 EUV？什么是 overlay？Focus 或 Dose 偏离会导致什么？

4. 模块三：真空技术

真空是 Etch、PVD、CVD、ALD 等设备的共同基础。

平均自由程：

$$ \lambda\propto\frac{1}{P} $$

因此：

Pressure ↓ → Mean Free Path ↑

需要认识的组件

  • Dry pump
  • Turbo molecular pump
  • Vacuum gauge
  • MFC
  • Throttle valve
  • Vacuum chamber

典型气路：

Gas Source → Valve → MFC → Chamber → Throttle Valve → Pump

气载、压力和抽速的基本关系：

$$ Q=PS $$

真空异常

抽不到目标压力时考虑：

  • Leak
  • Outgassing
  • Virtual leak
  • Seal failure
  • Chamber contamination
  • Pump degradation
  • 管路 conductance

5. 模块四：Plasma 与 Etch

这是工艺岗的重点模块。

Plasma 基本过程

Gas
 ↓
Electron acceleration
 ↓
Collision / Ionization
 ↓
Electron + Ion + Radical
 ↓
Plasma

理解 electron、ion、radical、neutral、plasma density，以及 Debye shielding、plasma potential、sheath。

由于电子远轻于离子，表面附近会形成 sheath。正离子经过 sheath 电场获得能量并具有明显方向性，这构成 RIE 各向异性的重要物理基础。

ICP 与 Bias

粗略建立以下关系：

$$ P_{ICP}\rightarrow Plasma\ Density $$

$$ P_{bias}\rightarrow Sheath\ Voltage\rightarrow Ion\ Energy $$

ICP-RIE 的重要优势之一，是能够在一定程度上分别控制 plasma density 和 ion bombardment energy。

Wet / Dry Etch

Wet Etch 以化学反应为主，往往更容易呈现 isotropic 特征。

RIE 则结合：

Chemical Reaction + Directional Ion Bombardment

因此更容易实现 anisotropic etching。

核心工艺指标

  • Etch Rate
  • Selectivity
  • Uniformity
  • Anisotropy
  • CD
  • Profile
  • Sidewall
  • Over-etch

选择比：

$$ S_{A/B}=\frac{R_A}{R_B} $$

Advanced Etch Problems

重点认识：

  • ARDE
  • Microloading
  • Notching
  • Charging
  • Polymer
  • Residue

ARDE 即 Aspect Ratio Dependent Etching。结构越深，反应物进入底部和副产物排出的输运难度越高，底部刻蚀速率可能下降。

6. 模块五：薄膜沉积

不要分别死背 PVD、CVD、ALD、EPI，要比较它们如何把材料送到 wafer 并形成薄膜。

PVD

典型技术：

  • Evaporation
  • Sputtering
  • Magnetron Sputtering

重点理解 Target、Plasma、Sputtering、Vacuum Transport、Step Coverage。

CVD

基本过程：

Precursor Transport
 ↓
Adsorption
 ↓
Surface Reaction
 ↓
Film Formation
 ↓
By-product Desorption

常见 LPCVD、PECVD、MOCVD。

两个重要 regime：

  1. Surface-Reaction-Limited：沉积速率主要受表面化学反应控制，对温度较敏感。
  2. Mass-Transport-Limited：表面反应已经很快，前驱体输运成为瓶颈，继续升温对沉积速率影响减弱。

ALD

典型 cycle：

Precursor A
 ↓
Self-limiting Adsorption
 ↓
Purge
 ↓
Precursor B
 ↓
Self-limiting Reaction
 ↓
Purge

膜厚近似：

$$ Thickness\approx GPC\times N_{cycle} $$

优势：

  • Excellent conformality
  • Atomic-scale thickness control
  • Good uniformity
  • 适合高深宽比结构

缺点是沉积速度通常较慢。

为什么先进器件越来越需要 ALD

Planar → FinFET → GAA / 3D structures

结构越来越三维化，使 conformality、膜厚控制和界面质量越来越重要。

7. 模块六：Ion Implantation 与 RTP

Implantation

掌握：

  • Implant Energy
  • Dose
  • Projected Range $R_p$
  • Straggle $\Delta R_p$
  • Channeling
  • Lattice Damage

基本规律：

Energy ↑ → 平均注入深度 ↑
Dose ↑   → 注入离子总量 ↑

一句话：

Energy 管深浅，Dose 管多少。

RTP / Annealing

Implantation 会带来晶格损伤，而且掺杂原子不一定处于电活性位置。

Implant
 ↓
Lattice Damage + Inactive Dopants
 ↓
RTP / RTA
 ↓
Damage Recovery + Dopant Activation

但提高温度同时会增强 dopant diffusion，因此必须寻找合适的 Process Window。

8. 模块七：CMP 与 Cleaning

CMP

Chemical Mechanical Planarization：

Chemical Reaction + Mechanical Abrasion → Planarization

关注：

  • Removal Rate
  • Uniformity
  • Selectivity
  • Dishing
  • Erosion
  • Scratch

Cleaning

认识：

  • Particle
  • Metal contamination
  • Organic contamination
  • Native oxide
  • RCA Cleaning

目标是控制表面洁净度、颗粒和界面质量。

9. 模块八：SPC、DOE 与工艺控制

工艺工程师不仅要知道"怎么制造"，还必须保证大量 wafer 稳定制造。

SPC

掌握：

  • Mean
  • Standard deviation
  • Control chart
  • Process drift
  • Outlier
  • Specification / Control Limit

Cp / Cpk

$$ C_p=\frac{USL-LSL}{6\sigma} $$

$$ C_{pk}= \min\left( \frac{USL-\mu}{3\sigma}, \frac{\mu-LSL}{3\sigma} \right) $$

Cp 主要看工艺波动宽度；Cpk 还考虑工艺均值是否偏离规格中心。

DOE

典型 Etch DOE 可以改变：

  • ICP Power
  • Bias Power
  • Pressure
  • Gas Flow
  • Gas Ratio
  • Temperature

观察：

  • Etch Rate
  • CD
  • Uniformity
  • Selectivity
  • Profile

核心是系统改变变量，用数据识别主效应和 interaction，而不是无方向地"试参数"。

10. Process Engineer 的异常分析

看到：

Etch Rate ↓ 20%

不要立刻回答"调高 RF Power"。

应该建立 troubleshooting tree：

                    Etch Rate ↓
                         │
       ┌─────────────────┼─────────────────┐
       │                 │                 │
     Plasma             Gas              Wafer
       │                 │                 │
 ICP Power             MFC            Temperature
 Bias Power            Ratio          Backside He
 Matching              Purity         ESC
       │                 │                 │
       └─────────────────┼─────────────────┘
                         │
                      Chamber
                         │
                 Contamination
                 Seasoning
                 Wall Condition
                         │
                         ▼
                    Measurement

标准分析流程：

发现异常
 ↓
确认 Measurement 是否可信
 ↓
查看 Equipment / Process Log
 ↓
与历史正常数据比较
 ↓
提出 Hypotheses
 ↓
按优先级排查
 ↓
DOE / Split Experiment
 ↓
确认 Root Cause
 ↓
Corrective Action
 ↓
确认 Process Recovery

11. 学任何新工艺的"五问法"

遇到 PECVD、RIE、EPI 等陌生技术，固定问：

  1. 它是干什么的？\ 在制造流程中解决什么问题？

  2. 依赖什么物理/化学机制？\ Plasma、surface reaction、ion bombardment、diffusion、adsorption？

  3. 设备内部发生了什么？\ 气体、粒子、能量、晶圆之间如何作用？

  4. 哪些参数控制结果？\ Power、Pressure、Temperature、Gas Flow、Time、Bias？

  5. 参数异常会导致什么 wafer result？\ CD shift、uniformity degradation、etch-rate drift、film-thickness drift、particle、profile defect？

12. 14 天复习路线

Day 内容 目标

1 能带、载流子、掺杂 半导体基础 2 PN、MOS 器件基础 3 MOSFET、FinFET、GAA 现代器件 4 Lithography Patterning 5 Vacuum 设备基础 6 Plasma 重点 7 Etch 重点 8 ICP/RIE + Etch Troubleshooting 重点 9 PVD + CVD Deposition 10 ALD + EPI 重点 11 Implant + RTP Doping 12 CMP + Cleaning 补齐流程 13 DOE + SPC + Cp/Cpk PE 思维 14 综合异常分析 + 模拟笔试 实战

建议投入程度：

器件基础       ██████
光刻           ████
真空 / Plasma  ████████
Etch           ██████████
Deposition     ████████
Implant / RTP  █████
CMP / Clean    ███
DOE / SPC      █████

13. 笔试前必须能回答的问题

  1. n 型、p 型半导体中费米能级如何变化？
  2. PN 结的 depletion region 为什么形成？
  3. MOS 的 accumulation、depletion、inversion 分别是什么？
  4. MOSFET 的 Gate 如何控制 Channel？
  5. FinFET / GAA 为什么增加制造难度？
  6. 光刻分辨率与 wavelength、NA 有什么关系？
  7. 为什么压力降低会增加平均自由程？
  8. Plasma sheath 为什么形成？
  9. ICP Power 与 Bias Power 分别主要影响什么？
  10. RIE 为什么能实现 anisotropic etching？
  11. 什么是 Etch Selectivity？
  12. 什么是 ARDE？
  13. PVD、CVD、ALD 的核心区别是什么？
  14. 为什么 ALD 特别适合 GAA / 3D NAND？
  15. CVD 的 surface-reaction-limited 和 mass-transport-limited 有什么区别？
  16. Implant Energy 和 Dose 分别决定什么？
  17. 为什么 Implant 后需要 RTP？
  18. 为什么退火温度不能无限提高？
  19. CMP 的作用是什么？
  20. Cp 与 Cpk 有什么区别？
  21. DOE 的目的是什么？
  22. Etch Rate 突然下降时如何系统排查？

14. 最终目标

第一阶段：

知道术语是什么

第二阶段：

知道工艺背后的物理

第三阶段：

知道参数变化如何影响 Wafer Result

第四阶段：

看到异常
 ↓
提出假设
 ↓
分析数据
 ↓
设计 DOE
 ↓
找到 Root Cause

真正需要培养的不是"背了多少半导体知识"，而是：

把物理直觉、设备理解、工艺参数和数据分析连接起来，形成 Process Engineer 的问题解决能力。