1. 从 MOS Capacitor 到 NMOS
$$ \boxed{V_G\rightarrow\text{Band Bending}\rightarrow\text{Inversion}\rightarrow\text{Channel}\rightarrow I_D} $$ 在 p-type MOS capacitor 上施加足够大的正 Gate Voltage：
$$ V_G>V_{\mathrm{th}} $$
表面形成 electron inversion layer。若在两端制作两个 $n^+$ 区域：
Gate
┌────────────┐
│ │
└────────────┘
=============
Oxide
n+ n+
Source Drain
│ │
────────┴───────────────────────┴────────
p-type Body
就得到 NMOS。
MOSFET 有四个端子：Gate、Source、Drain、Body/Bulk。
$$ V_{GS}=V_G-V_S,\qquad V_{DS}=V_D-V_S $$
Source-Body 与 Drain-Body 本质上都是 $n^+-p$ PN junction。
2. MOSFET 如何开关
当：
$$ V_{GS}<V_{\mathrm{th}} $$
没有 strong inversion channel：
$$ I_D\approx0 $$
器件处于 OFF。
对 Gate 加正电压后：
Positive Gate Voltage
↓
Hole Repulsion
↓
Depletion
↓
Band Bending
↓
Surface Electron Concentration ↑
↓
Inversion
当：
$$ V_{GS}\ge V_{\mathrm{th}} $$
形成 electron inversion layer：
n+ ● ● ● ● ● ● ● n+
Source ================= Drain
Channel
────────────────────────────────────
p-type
因此：
$$ \boxed{\text{Inversion Layer}=\text{Channel}} $$
Gate 并不是靠持续向沟道注入电流控制器件，而是隔着 dielectric 通过 electric field 改变表面载流子浓度，这就是 Field Effect。
3. $V_{GS}$ 与 $V_{DS}$ 的分工
$V_{GS}$
控制 Channel 是否形成，以及 Channel 中有多少载流子。
$V_{DS}$
在 Channel 中建立横向电场，驱动载流子输运。
VGS → Controls Channel
VDS → Drives Current
若 $V_{GS}>V_{\mathrm{th}}$ 但 $V_{DS}=0$，虽然 Channel 已形成，但没有横向驱动力，因此 $I_D=0$。
NMOS 中电子从 Source 向 Drain 运动，而 conventional drain current 方向相反。
4. Overdrive Voltage 与反型电荷
定义：
$$ \boxed{V_{\mathrm{OV}}=V_{GS}-V_{\mathrm{th}}} $$
称为 Overdrive Voltage。
反型电荷密度可粗略写成：
$$ \boxed{ Q_{\mathrm{inv}}\approx-C_{\mathrm{ox}}(V_{GS}-V_{\mathrm{th}}) } $$
因此：
VGS ↑
↓
VOV ↑
↓
Inversion Charge ↑
↓
Channel Conductivity ↑
↓
ID ↑
单位面积 oxide capacitance：
$$ \boxed{ C_{\mathrm{ox}}=\frac{\varepsilon_{\mathrm{ox}}}{t_{\mathrm{ox}}} } $$
5. Channel 几何尺寸
- $W$：Channel Width
- $L$：Channel Length
经典 long-channel model 中：
$$ I_D\propto\frac WL $$
所以：
W ↑ → Channel 更宽 → ID ↑
L ↑ → Channel 更长 → ID ↓
6. Linear / Triode Region
条件：
$$ V_{GS}>V_{\mathrm{th}} $$
且：
$$ 0<V_{DS}<V_{GS}-V_{\mathrm{th}} $$
理想 long-channel MOSFET：
$$ \boxed{ I_D= \mu_nC_{\mathrm{ox}}\frac WL \left[ (V_{GS}-V_{\mathrm{th}})V_{DS} -\frac{V_{DS}^2}{2} \right] } $$
若 $V_{DS}$ 很小：
$$ \boxed{ I_D\approx \mu_nC_{\mathrm{ox}}\frac WL (V_{GS}-V_{\mathrm{th}})V_{DS} } $$
此时 MOSFET 类似 Gate-controlled resistor。
7. 为什么 Channel 不均匀
Channel local potential 为 $V(x)$：
$$ V(0)\approx0,\qquad V(L)\approx V_{DS} $$
局部反型电荷：
$$ \boxed{ Q_{\mathrm{inv}}(x) = -C_{\mathrm{ox}} [V_{GS}-V_{\mathrm{th}}-V(x)] } $$
越靠近 Drain：
$$ V(x)\uparrow\Rightarrow|Q_{\mathrm{inv}}(x)|\downarrow $$
因此 Channel 向 Drain 端逐渐变薄。
8. Pinch-Off
继续提高 $V_{DS}$，当：
$$ \boxed{ V_{DS}=V_{GS}-V_{\mathrm{th}} } $$
Drain 端：
$$ Q_{\mathrm{inv}}(L)=0 $$
发生 Pinch-Off。
因此：
$$ \boxed{ V_{DS,\mathrm{sat}}=V_{\mathrm{OV}} } $$
重要：
$$ \boxed{\text{Pinch-Off}\neq I_D=0} $$
电子仍可沿 Channel 到达 pinch-off point，再被强电场扫向 Drain。Pinch-off 标志器件进入 Saturation Region。
9. Saturation Region
条件：
$$ V_{GS}>V_{\mathrm{th}} $$
且：
$$ V_{DS}\ge V_{GS}-V_{\mathrm{th}} $$
忽略 channel-length modulation 的理想 long-channel NMOS：
$$ \boxed{ I_{D,\mathrm{sat}} = \frac12\mu_nC_{\mathrm{ox}}\frac WL (V_{GS}-V_{\mathrm{th}})^2 } $$
即经典 square-law：
$$ I_D\propto(V_{GS}-V_{\mathrm{th}})^2 $$
先进短沟道器件会明显偏离这一简单模型。
10. 三个工作区域速记
Region 条件 Channel $I_D$
Cutoff $V_{GS}<V_{\mathrm{th}}$ 无 strong $\approx0$ inversion
Linear $V_{GS}>V_{\mathrm{th}}$, 连续 Channel 随 $V_{DS}$ 增加 $V_{DS}<V_{\mathrm{OV}}$
Saturation $V_{GS}>V_{\mathrm{th}}$, Drain 端 理想模型中近似饱和 $V_{DS}\ge V_{\mathrm{OV}}$ pinch-off
其中：
$$ V_{\mathrm{OV}}=V_{GS}-V_{\mathrm{th}} $$
11. MOSFET 为什么能做数字开关
Gate Low：
$$ V_{GS}<V_{\mathrm{th}}\Rightarrow\text{OFF} $$
Gate High：
$$ V_{GS}>V_{\mathrm{th}}\Rightarrow\text{ON} $$
所以：
$$ \boxed{\text{Gate Voltage}\rightarrow\text{ON/OFF}} $$
这构成现代数字逻辑最底层的物理开关。
12. NMOS、PMOS 与 CMOS
NMOS
- p-type Body
- $n^+$ Source / Drain
- Electron Channel
- Gate High → ON
PMOS
- n-type Body
- $p^+$ Source / Drain
- Hole Channel
- Gate Low → ON
两者组合形成 CMOS。
经典 CMOS inverter：
VDD
│
PMOS
│
├── Output
│
NMOS
│
GND
理想静态状态下，一个管导通时另一个关闭，因此不存在持续的 $V_{DD}\rightarrow GND$ 直流通路，这是 CMOS 静态功耗较低的重要原因。
13. MOSFET 与制造工艺
器件结构 典型工艺
Source / Drain Ion Implantation / EPI Channel Doping / EPI Gate Dielectric Oxidation / ALD Metal Gate PVD / CVD / ALD Gate Pattern Lithography + Etch Spacer CVD / ALD + Anisotropic Etch Junction Activation RTP / RTA Contact Hole Lithography + HAR Etch Contact Fill Metal Deposition
因此：
$$ \boxed{\text{MOSFET 本身就是一张半导体工艺地图}} $$
14. Gate Dielectric 与 High-k
$$ C_{\mathrm{ox}}=\frac{\varepsilon_{\mathrm{ox}}}{t_{\mathrm{ox}}} $$
减薄传统 SiO₂ 可以增加 $C_{\mathrm{ox}}$、增强 Gate control，但膜层过薄会导致 quantum tunneling 与 Gate Leakage 增大。
因此引入 High-k dielectric，例如：
$$ \mathrm{HfO_2} $$
核心逻辑：
Higher dielectric constant
↓
Large Gate Capacitance
↓
无需把物理膜厚压得极薄
↓
降低直接 Tunneling Leakage
并发展出 High-k / Metal Gate 技术。
15. MOSFET 中的 Trade-Off
Gate Dielectric 更薄
优点：
$$ C_{\mathrm{ox}}\uparrow $$
Gate control 增强。
缺点：
$$ Gate\ Leakage\uparrow $$
Channel Length 更短
优点：
- Device density ↑
- Switching speed ↑
- Potential drive current ↑
问题：
- Short-Channel Effect
- DIBL
- Leakage
- Electrostatic control degradation
这些问题直接推动器件从 Planar MOSFET 走向 FinFET，再走向 GAA。
16. 从 Planar 到 FinFET / GAA 的核心问题
传统 planar MOSFET 中，Gate 主要从一个方向控制 Channel。
当 $L$ 不断缩短，Drain electric field 对 Channel 的影响越来越难忽略，Gate 对 Channel 的控制开始被"抢走"。
所以先进结构的核心问题是：
怎样让 Gate 更紧地包围 Channel，从而恢复更强的 electrostatic control？
演进：
Planar MOSFET
↓
Gate 从一个主要方向控制 Channel
FinFET
↓
Gate 从多个侧面包围 Fin
GAA / Nanosheet
↓
Gate 环绕 Channel
因此 FinFET / GAA 并不是单纯为了"做得更立体"，而是在解决短沟道下的 electrostatic control 问题。
17. 一页知识树
MOS Capacitor
│
▼
Positive VG
│
▼
Depletion
│
▼
Inversion
│
▼
Channel
│
┌──────────┴──────────┐
│ │
VGS VDS
│ │
Controls Channel Drives Carriers
│ │
└──────────┬──────────┘
▼
ID
│
┌────────────┼────────────┐
│ │ │
Cutoff Linear Saturation
│
Pinch-Off
18. 核心公式速记
Overdrive:
$$ \boxed{V_{\mathrm{OV}}=V_{GS}-V_{\mathrm{th}}} $$
Oxide capacitance:
$$ \boxed{ C_{\mathrm{ox}}=\frac{\varepsilon_{\mathrm{ox}}}{t_{\mathrm{ox}}} } $$
Linear region:
$$ \boxed{ I_D= \mu_nC_{\mathrm{ox}}\frac WL \left[ (V_{GS}-V_{\mathrm{th}})V_{DS} -\frac{V_{DS}^2}{2} \right] } $$
Small-$V_{DS}$ approximation:
$$ \boxed{ I_D\approx \mu_nC_{\mathrm{ox}}\frac WL (V_{GS}-V_{\mathrm{th}})V_{DS} } $$
Pinch-off:
$$ \boxed{ V_{DS,\mathrm{sat}}=V_{GS}-V_{\mathrm{th}} } $$
Ideal saturation current:
$$ \boxed{ I_{D,\mathrm{sat}} = \frac12\mu_nC_{\mathrm{ox}}\frac WL (V_{GS}-V_{\mathrm{th}})^2 } $$
19. 高频易错点
① Gate Current 不是 Drain Current 的来源
Gate 主要通过 electric field 控制 Channel。理想 MOS 中 $I_G\approx0$。
② Inversion Layer 就是 MOSFET Channel 的物理来源
MOSFET 不是凭空多出一条 Channel，而是把 MOS capacitor 的 inversion layer 接到了 Source / Drain。
③ Pinch-Off 不等于关断
Pinch-off 后 $I_D$ 不会变为零，而是进入 saturation。
④ Saturation 不是"载流子速度一定完全不变"
经典 long-channel saturation 首先来自 Drain 端 pinch-off。先进短沟道器件还涉及 velocity saturation 等更复杂效应。
⑤ Threshold Voltage 与 Thermal Voltage 不是同一个量
建议：
- Threshold Voltage 写 $V_{\mathrm{th}}$
- Thermal Voltage 写 $V_T=k_BT/q$
避免符号混乱。
⑥ Source / Drain 与 Body 之间存在 PN Junction
因此 PN junction 的 depletion、leakage、breakdown 等知识仍然直接作用于 MOSFET。
20. 自测题
- MOSFET 为什么叫 Field-Effect Transistor？
- NMOS 为什么通常建立在 p-type Body 上？
- Source / Drain 为什么通常是 $n^+$？
- $V_{GS}<V_{\mathrm{th}}$ 时为什么没有强导电 Channel？
- Inversion Layer 与 Channel 是什么关系？
- $V_{GS}$ 和 $V_{DS}$ 分别承担什么作用？
- 什么是 Overdrive Voltage？
- 为什么提高 $V_{GS}$ 会增加 Channel conductivity？
- $C_{\mathrm{ox}}$ 与 dielectric thickness 有什么关系？
- 为什么增大 $W$ 通常增加 $I_D$？
- 为什么增大 $L$ 通常降低 $I_D$？
- Linear Region 的条件是什么？
- 为什么 Channel 越靠近 Drain 越薄？
- Pinch-Off 的条件是什么？
- 为什么 Pinch-Off 后 $I_D$ 仍不为零？
- Saturation Region 的条件是什么？
- 写出理想 long-channel saturation current。
- NMOS 和 PMOS 的主要载流子分别是什么？
- CMOS 为什么具有较低的理想静态功耗？
- Source / Drain 与 Body 之间是什么结？
- 为什么 SiO₂ 不能无限减薄？
- High-k dielectric 解决了什么问题？
- MOSFET 中哪些结构分别对应 Implant、ALD、Etch 和 RTP？
- 为什么缩短 Channel Length 会引起 Short-Channel Effect？
- FinFET / GAA 为什么能够改善 Gate electrostatic control？
21. 本节真正应该记住的故事
不要把 MOSFET 最终记成几条 $I_D$ 方程。
真正的主线是：
Gate Voltage
↓
Electric Field
↓
Band Bending
↓
Surface Inversion
↓
Channel Formation
↓
Drain-Source Electric Field
↓
Carrier Transport
↓
Drain Current
也就是：
$$ \boxed{ \text{MOSFET = 用电场创造并控制一条导电通道} } $$
而现代器件从 Planar MOSFET 走向 FinFET、GAA，本质上是在继续追问同一个问题：
当器件越来越小，怎样让 Gate 仍然牢牢控制住 Channel？
还没有公开评论。